İçindekiler:

VHDL'de UART Tasarımı: 5 Adım
VHDL'de UART Tasarımı: 5 Adım

Video: VHDL'de UART Tasarımı: 5 Adım

Video: VHDL'de UART Tasarımı: 5 Adım
Video: VHDL ile FPGA PROGRAMLAMA - Ders16: VHDL UART Transmitter Sıfırdan Kod Yazma 2024, Temmuz
Anonim
VHDL'de UART Tasarımı
VHDL'de UART Tasarımı

UART, Evrensel Asenkron Alıcı Verici anlamına gelir. En popüler ve en basit seri iletişim protokolüdür. Bu eğitimde, VHDL'de bir UART modülünün nasıl tasarlanacağını öğreneceksiniz.

Adım 1: UART Nedir?

Çeşitli çevre birimleriyle iletişim kurmak için işlemciler veya denetleyiciler genellikle UART iletişimini kullanır. Basit ve hızlı bir seri iletişimdir. UART, hemen hemen tüm işlemcilerde minimum gereksinim olduğundan, yeniden kullanılabilirlik ve entegrasyon kolaylığı için genellikle VHDL veya Verilog'da Soft IP çekirdekleri olarak tasarlanmıştır.

2. Adım: Özellikler

Tasarlanan UART'ın özellikleri aşağıda verilmiştir:

* Standart UART sinyalleri.

* 600-115200 arasında yapılandırılabilir baud hızı.

* Örnekleme = 8x @alıcı

* FPGA kanıtlanmış tasarım - Xilinx Artix 7 kartında.

* UART çevre birimlerinde test edildi, Hyperterminal başarıyla - tüm baud hızları

Adım 3: Tasarım Yaklaşımı

  1. UART'ı tamamlamak için daha sonra entegre edeceğimiz 3 modül tasarlayacağız.

    • Verici Modülü: Seri veri aktarımlarıyla ilgilenir
    • Alıcı Modülü: Seri veri alımlarıyla ilgilenir
    • Baud üreteci Modül: Baud saat üretimiyle ilgilenir.
  2. Baud üreteci modülü dinamik olarak yapılandırılabilir. Ana saatten istenilen hıza göre iki baud saati üretir. Biri verici için, diğeri alıcı için.
  3. Alıcı modülü, alımda hata olasılığını en aza indirmek için 8x'lik bir örnekleme hızı kullanır, yani alıcı baud saati, 8x verici baud saatidir.
  4. İletim ve alımın yanı sıra kesme sinyalini kontrol etmek için kontrol sinyalleri.
  5. Eşlik biti olmayan standart UART seri arabirimi, bir durdurma ve başlatma biti, 8 veri biti.
  6. Ana bilgisayarla iletişim kurmak için paralel bir arabirim, yani UART'a ve UART'tan paralel veri besleyen ve alan bir işlemci veya denetleyici.

Adım 4: Simülasyon Sonuçları

Simulasyon sonuçları
Simulasyon sonuçları

Adım 5: Ekli Dosyalar

* UART verici modülü -vhd dosyası

* UART alıcı modülü - vhd dosyası

* Baud üreteci modülü - vhd dosyası

* UART modülü - Yukarıdaki modülleri entegre eden ana üst modül - vhd dosyası

* UART IP Çekirdeğinin tam belgeleri - pdf

Herhangi bir sorunuz için benimle iletişime geçmekten çekinmeyin:

Mitu Raj

beni takip et:

Sorularınız için iletişime geçin: [email protected]

Önerilen:

VHDL'de Basit Dört Yönlü Küme İlişkili Önbellek Denetleyicisi Tasarımı: 4 Adım

VHDL'de Basit Dört Yönlü Küme İlişkili Önbellek Denetleyicisi Tasarımı: 4 Adım

VHDL'de Basit Dört Yollu Set İlişkili Önbellek Denetleyicisinin Tasarımı: Önceki talimatımda, basit bir doğrudan eşlenmiş önbellek denetleyicisinin nasıl tasarlanacağını gördük. Bu sefer bir adım ileri gidiyoruz. Basit bir dört yollu küme ilişkisel önbellek denetleyicisi tasarlayacağız. Avantaj? Daha az kayıp oranı, ancak performans pahasına

VHDL'de Programlanabilir Kesinti Denetleyicisi Tasarımı: 4 Adım

VHDL'de Programlanabilir Kesinti Denetleyicisi Tasarımı: 4 Adım

VHDL'de Programlanabilir Kesinti Denetleyicisi Tasarımı: Bu blogda aldığım yanıtlardan çok etkilendim. Arkadaşlar, blogumu ziyaret ettiğiniz ve bilgilerimi sizinle paylaşmam için beni motive ettiğiniz için teşekkür ederim. Bu sefer, tüm SOC'lerde gördüğümüz başka bir ilginç modülün tasarımını sunacağım -- Interrupt C

VHDL'de Basit Bir Önbellek Denetleyicisi Tasarımı: 4 Adım

VHDL'de Basit Bir Önbellek Denetleyicisi Tasarımı: 4 Adım

VHDL'de Basit Bir Önbellek Denetleyicisinin Tasarımı: Bu talimatı yazıyorum, çünkü bir önbellek denetleyicisi tasarlamaya başlamak ve öğrenmek için bazı referans VHDL kodunu almayı biraz zor buldum. Bu yüzden kendim sıfırdan bir önbellek denetleyicisi tasarladım ve FPGA üzerinde başarıyla test ettim. bende p

VHDL'de I2C Master Tasarımı: 5 Adım

VHDL'de I2C Master Tasarımı: 5 Adım

VHDL'de I2C Master'ın Tasarımı: Bu talimatta, VHDL'de basit bir I2C master tasarlama tartışılmaktadır.NOT: tam görüntüyü görmek için her görüntünün üzerine tıklayın

VHDL ve Verilog'da Basit Bir VGA Denetleyici Tasarımı: 5 Adım

VHDL ve Verilog'da Basit Bir VGA Denetleyici Tasarımı: 5 Adım

VHDL ve Verilog'da Basit Bir VGA Denetleyici Tasarımı: Bu talimatta, RTL'de basit bir VGA Denetleyici tasarlayacağız. VGA Denetleyici, VGA ekranlarını çalıştırmak için tasarlanmış dijital devredir. Görüntülenecek çerçeveyi temsil eden Çerçeve Arabelleğinden (VGA Bellek) okur ve gerekli