İçindekiler:

Vivado Simluation Nasıl Kullanılır: 6 Adım
Vivado Simluation Nasıl Kullanılır: 6 Adım

Video: Vivado Simluation Nasıl Kullanılır: 6 Adım

Video: Vivado Simluation Nasıl Kullanılır: 6 Adım
Video: VHDL ile FPGA PROGRAMLAMA - Ders3: Xilinx Vivado ile Proje Oluşturma Synthesis ve Implementation 2024, Temmuz
Anonim
Vivado Simluation Nasıl Kullanılır
Vivado Simluation Nasıl Kullanılır

Bu simülasyon projesini çevrimiçi bir sınıf için yaptım. Proje Verilog tarafından yazılmıştır. Daha önce oluşturulmuş kronometre projesinden dalga biçimini enable_sr(enable digit) içinde görselleştirmek için Vivado'da simülasyonu kullanacağız. Ayrıca tasarımda tarafımızca yapılan hatayı görüntülemek için sistem görevini kullanacağız.

Adım 1: Kaynakları Ekle ve Simülasyon Kaynakları Ekle veya Oluştur'u seçin

Kaynak Ekle ve Simülasyon Kaynakları Ekle veya Oluştur'u seçin
Kaynak Ekle ve Simülasyon Kaynakları Ekle veya Oluştur'u seçin

2. Adım: Enable_sr_tb Adlı Dosyayı Oluşturun

Enable_sr_tb Adlı Dosya Oluştur
Enable_sr_tb Adlı Dosya Oluştur

Adım 3: Testbench Dosyası Oluşturun

1. Enable_sr modülünü stop watch projesinden içe aktarın. Simüle etmek istediğimiz dosya bu

2. Testbench modülü etkinleştirin_sr_tb() oluşturun;

3. Enable_sr() modülünün giriş ve çıkışlarını girin. Çıkışlar net tip olurken, enable_sr için girişlerin artık register tipinde olduğunu unutmayın.

4. Enable_sr olan test edilen birimi (uut) somutlaştırın

5. Periyodu (T) 20ns olan saati oluşturun

6. Hata kontrol sistemi oluşturmak için koşullu ifadeyi kullanın. Bu örnekte, birden fazla hanenin aktif olup olmadığını kontrol etmek istiyoruz.

Not: Orijinal enable_sr() dosyasında, deseni 4'b0011 olarak başlatmalıyız, böylece hata oluşturmak için iki basamak aktif olur

7. Hatayı göstermek için sistem görevi $display'i kullanın

8. Simülasyonu 400ns zamanında tamamlamak için sistem görevi $finish'i kullanın

Adım 4: Enable_sr_tb'yi Simülasyon Altında En Üst Düzey Olarak Ayarlayın

Enable_sr_tb'yi Simülasyon Altında En Üst Düzey Olarak Ayarlayın
Enable_sr_tb'yi Simülasyon Altında En Üst Düzey Olarak Ayarlayın

Adım 5: Sentez ve Davranış Simülasyonunu Çalıştırın

Sentez ve Davranış Simülasyonunu Çalıştırın
Sentez ve Davranış Simülasyonunu Çalıştırın
  1. Davranış simülasyonunu çalıştırmadan önce, testbench dosyasında ve test dosyası altındaki ünitede herhangi bir sözdizimi hatası olmadığından emin olmak için sentezi çalıştırın.
  2. Davranış simülasyonunu çalıştırın

Adım 6: Simülasyon Sonucunu Değerlendirin

Simülasyon Sonucunu Değerlendirin
Simülasyon Sonucunu Değerlendirin
Simülasyon Sonucunu Değerlendirin
Simülasyon Sonucunu Değerlendirin
Simülasyon Sonucunu Değerlendirin
Simülasyon Sonucunu Değerlendirin

Simülasyon pencerelerini göreceksiniz. Farklı paneller içerir.

Konsol panelinde hata mesajını göreceksiniz. Bu, simülasyon süresi boyunca birden fazla hanenin aktif olduğunu gösterir.

Kapsamda dalga biçimini de görebilirsiniz.

Proje dosyası ektedir.

Önerilen: